Transistor count and chip-space estimation of SimpleScalar-based microprocessor models
| Author: | Marc Steinhauser, Reiner Kollar, Josep Larriba Pey, Theo UngererORCiDGND, Mateo Valero Cortes |
|---|---|
| Frontdoor URL | https://opus.bibliothek.uni-augsburg.de/opus4/56167 |
| Parent Title (English): | Workshop on Complexity-Effective Design, June 30, 2001, in conjunction with the 28th International Symposium on Computer Architecture June 30 - July 4, 2001, Göteborg, Sweden |
| Type: | Conference Proceeding |
| Language: | English |
| Year of first Publication: | 2001 |
| Release Date: | 2019/10/23 |
| Pagenumber: | 15 |
| Institutes: | Fakultät für Angewandte Informatik |
| Fakultät für Angewandte Informatik / Institut für Informatik | |
| Fakultät für Angewandte Informatik / Institut für Informatik / Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme |
